随着高性能半导体X射线探测器的发展, EDXRF技术(energy dispersive X-Ray fluorescence)取得了极大的发展。 凭借痕量检测、 精确度高和测量时间短等优点, EDXRF技术在越来越多的领域内得到了更广泛地应用。 可以看到, 高计数率和高能量分辨率是EDXRF技术的发展方向。 近年来, 美国AMPTEK公司推出的高性能硅漂移探测器(Fast SDD)其能量分辨率可达125 eV^{[1, 2]}(对⁵⁵Fe核素), 使得样品成分的精细X荧光能谱分析成为可能。

实际工程应用中, EDXRF系统通常在高速硬件电路和数字处理算法两方面采取诸多措施, 以获得优良的能量分辨率和时间分辨率。 半导体探测器内部集成开关复位型前置放大器^{[3, 4, 5]}, 以实现高计数率情况下得到信噪比高、 弹道亏损小的脉冲信号。 核信号的数字成形变换, 以滤除干扰信号, 提升信噪比。 其中, 凭借高计数率和实时性强等优点, 三角形成形是核信号数字成形采用的脉冲成形方式^{[6, 7, 8, 9, 10, 11, 12]}。 按照成形时间的长短不同, 该成形方式可分为快三角成形和慢三角成形。 综合考虑能量分辨率和计数率的技术指标, 在实际测量中经常采用的是慢三角成形。 然而, 在高计数率背景下采用慢数字三角成形处理, 谱线全能峰受到伪峰(全能峰的影子峰)的严重影响, 导致无法对该能量附近的微弱元素以及对谱线的精细分析。 为此, 文中提出了一种运用脉冲甄别方法实现谱线全能峰中的伪峰的剔除, 其可行性和准确性都通过模拟和实验得到验证, 结果表明该方法可以有效的剔除高计数率背景下全能峰前面的伪峰, 并且提高了复杂样品中微弱元素的测量准确度。

开关复位型前置放大电路如图1所示, 将半导体探测器的输出电流在反馈电容C_f上积分一定时间t, 最后得到一个与电流和时间成正比的电压, 电路的传输函数为: V_o=It, 开关S₁用于控制反馈电容C_f是进行保持还是放电复位。 由于积分效应等效于低通滤波, 采用这种设计的放大电路无需后续的滤波网络也可以保持很好的噪声性能^[13]。

图1

Fig.1

	Figure Option ViewDownloadNew Window
	图1 fast SDD 探测器输出信号Fig.1 Output signal of fast SDD

Fast SDD探测器前放电路以及前放输出脉冲如图1所示, 开关复位型前置放大器的输出信号为阶梯状的阶跃信号, 且当阶跃脉冲堆积到一定限度, 反馈电容充电完成, 开关S₁就可以控制反馈电容进行放电复位, 前置放大器的输出信号从峰值降到最小值完成跳变开始新的一轮脉冲堆积。 由于电容充放电的电荷量是一定的, 在高计数率的测量背景下, 前置放大器的输出信号跳变的频率必然会升高, 出现跳变的次数也会随之增加, 示波器分别测量²⁴¹Am和⁵⁵Fe源时, 开关S₁跳变时脉冲复位宽度如图2所示。 由于²⁴¹Am源活度(3.7× 10⁸ Bq)比⁵⁵Fe源活度(7.4× 10⁵ Bq)高, 相同时间内产生粒子数也越多, 使用²⁴¹Am源时, 使电容充满需要的时间更短, 复位频率更高。

图2

Fig.2

	Figure Option ViewDownloadNew Window
	图2 使用不同源时脉冲复位频率Fig.2 Pulse reset frequency of different sources

FPGA对核信号进行脉冲成形处理时需要先将前置放大电路输出的阶跃信号通过CR微分电路转变为负指数信号, 在完成信号转换的同时还可以滤掉高频噪声。 阶跃信号经CR微分电路后输出脉冲如图3所示。 由图3可以看出当阶跃脉冲堆积到一定限度, 开关复位型前置放大电路将进行复位, 阶跃信号将直接跳变为0, 这时就可能形成一个不完整的负指数脉冲, 如图3所示, 每次堆积脉冲完成复位的时间是不一致的, 因此最后一个堆积脉冲很可能是不完整的脉冲, 经CR电路后形成畸变的负指数脉冲。

图3

Fig.3

	Figure Option ViewDownloadNew Window
	图3 阶跃信号经CR微分后输出Fig.3 Signals exported by step signals through CR differential circuit

高分辨率实时脉冲成形方法主要采用梯形成形或三角脉冲成形^{[8, 9, 10]}。 由于FPGA进行除法运算比较困难, 文章采用三角成形函数卷积法来处理。 设f₁(t)和f₂(t)是以t为自变量的函数, 这两个函数的卷积积分定义为

g(t)=∫-∞+∞f1(τ)f2(t-τ)dτ(1)

记为

g(t)=f1(t)* f2(t)(2)

其中, 式(1)中三个时间变量分别表示: t是卷积结果的自变量; τ 是卷积过程的积分变量; t-τ 是函数f₂(t)反褶积后的延迟变量。

对fast SDD探测器信号进行处理后进入FPGA时的输入信号如式(3)所示, 与该信号进行三角成形的锯齿函数如式(4)所示,

f(t)=0, t< 0Ae-t/a, 0≤t< t00, t> t0(3)h(t)=0, t< 0t+τ, 0≤t< τ0, t> τ(4)

其中, t为时间常数, A为负指数信号的幅度, a为指数信号的衰减时间常数, t₀为负指数信号跳变为0的时间, τ 为三角成形时间。

让图4(a)所示的负指数输入信号与图4(b)所示的成形时间为τ 的锯齿函数进行卷积, 负指数信号的系统响应如图4(c)所示。 根据负指数信号跳变到0的时刻不同得到图4(Ⅰ )、 图4(Ⅱ )两种模拟结果, 图4(Ⅰ )中, 负指数信号在锯齿函数峰值点之前跳变到0, 成形后的脉冲幅度会从负指数跳变为0时开始发生变化, 导致成形幅度降低。 图4(Ⅱ )中, 负指数信号在锯齿函数峰值点之后跳变到0, 成形后的脉冲幅度受到影响较小。

图4

Fig.4

	Figure Option ViewDownloadNew Window
	图4 畸变负指数信号与三角函数卷积Fig.4 Convolution of distorted exponential signal and sawtooth function

在上述理论基础上, 用matlab模拟一个完整的负指数信号和三个在下降沿不同时刻跳变为零的负指数信号分别作为输入信号进行三角成形对比, 三角成形的各项参数设置包括数字成形时间1.5 μ s, 脉冲时间常数设置为5 μ s, ADC采样频率20 MHz, 采样周期50 ns。 完整负指数信号三角成形结果如图5(a)所示, 成形幅度与输入信号幅度基本一致, 成形效果好。 图5(b)中跳变为0的负指数信号其三角成形结果取决于输入脉冲的跳变时间, 若输入脉冲跳变时间与成形时间相同或者更长, 成形后的峰值点不变, 在脉冲甄别算法中仍然可以正常计数; 若输入脉冲跳变时间比成形时间短, 成形后的峰值明显低于输入信号的峰值并且脉冲宽度也比正常信号的脉冲窄。

图5(a)

Fig.5(a)

	Figure Option ViewDownloadNew Window
	图5(a) 完整负指数信号三角成形Fig.5(a) Triangular form of complete negative exponential signal

图5(b)

Fig.5(b)

	Figure Option ViewDownloadNew Window
	图5(b) 畸变负指数信号三角成形Fig.5(b) Triangular form of distored negative exponential signal

在高计数率背景下, 开关复位型前放输出信号跳变频繁, 必然导致图4(Ⅰ )、 图4(Ⅱ )所示的复位跳变脉冲数量显著上升, 如果直接将所有复位跳变脉冲全部剔除, 将会使得整体计数率降低, 影响最终测量结果。 根据图4和图5的模拟结果可以看出, 只要负指数信号跳变的时刻在成形时间τ 之后对成形结果就没有很大影响, 因此在FPGA的伪峰剔除算法中, 我们不仅要判别脉冲形状, 还需要对跳变脉冲的跳变时刻进行判定, 剔除掉跳变时刻在锯齿函数峰值点(即成形时间τ )之前的脉冲。

将成形后脉冲转化为谱线主要是将幅度不同的脉冲存储到谱线上不同的道址, 由于会受到统计涨落的影响, 形成的元素全能峰会有一定的宽度。 如果是对标准源进行测量, 由于标准源含有的元素种类、 元素能量都比较单一, 最终得到的谱线图包含的全能峰数量有限, 对谱线的精细分析也较为简单。 这种单一幅度脉冲成形时若将输入脉冲下降时间比成形时间早这样的脉冲记录到, 则会在全能峰前形成一个小的伪峰。 且根据上文所述, 样品计数率越高, 开关复位型前放输出信号跳变的频率就越高, 出现输入脉冲下降时间比成形时间早的概率也会增大, 相应的伪峰被记录的次数就会更多。

如果是对实际样品进行测量, 由于样品包含的元素种类丰富, 最终得到的谱线图包含的全能峰数量较多, 复杂样品谱线的精细分析非常困难, 尤其是对微弱元素产生的弱峰分析。 这种情况下, 如果脉冲成形时将输入脉冲下降时间比成形时间早这样的脉冲记录到, 依旧会在全能峰前形成伪峰。 由于样品本身含有多种元素, 谱线中包含多个全能峰, 有的元素产生的全能峰极其微弱, 受到伪峰的影响, 在谱线精细分析时完全无法识别出该元素的真实谱线, 这就严重影响了样品谱线的精细分析以及微弱元素的检测结果。 我们通过判峰的脉冲甄别算法, 剔除掉输入脉冲下降时间比成形时间早这样的脉冲, 从而得到更加精确的能谱图。

为了验证本方法的可行性, 本文在上述模拟结果的基础上分别以⁵⁵Fe标准源和岩石样品为测量对象进行脉冲测试。 测量过程中, 脉冲时间常数设置为3.2 μ s, ADC采样频率20 MHz, 采样周期50 ns, 测量结果如图6、 图7所示。

图6

Fig.6

	Figure Option ViewDownloadNew Window
	图6 55Fe谱线处理前后对比Fig.6 Comparison of original spectrum and treated spectrum of 55Fe

图7

Fig.7

	Figure Option ViewDownloadNew Window
	图7 岩石样品处理前后对比Fig.7 Comparison of original spectrum and treated spectrum of rock sample

图6是⁵⁵Fe标准源测量谱图, 测量结果显示在全能峰的前面不仅有两个逃逸峰, 还有一个未知的峰。 经理论分析和实验得出, 这个伪峰的出现是由于开关复位型前置放大器在高计数率背景下复位频繁, 而三角成形的时间比实际脉冲宽度更长, 导致FPGA记录到错误的脉冲信号, 最终在谱线图上呈现为全能峰前的一个伪峰。 在FPGA中通过脉冲形状甄别, 可以丢弃错误脉冲信号, 从而实现伪峰的剔除, 得到处理后的谱线图。

图7是某岩石样品测量谱图, 主元素为Sr和Fe, 其他元素成分含量比较低, 其测量结果谱线更为复杂, 除几个主要的全能峰外还包含多个弱峰, 没有脉冲形状甄别的谱线中在计数率高的全能峰前面出现了伪峰, 这样的伪峰很可能叠加在某些微弱元素的全能峰上, 这将对微量元素的谱线的精细分析造成极大的影响。 而经过脉冲形状甄别和判峰处理后的谱线剔除了由开关复位型前置放大器引起的伪峰, 使得被伪峰淹没的弱峰显现出来, 更加有利于对复杂样品中微弱元素含量进行分析。 图7中处理前后谱线在出现伪峰位置处的微弱元素特征峰的位置有一定的变化, 这主要是探测到的高含量元素畸变脉冲数比微量元素脉冲个数多造成的, 如果不进行处理, 测量结果中可能出现样品中没有的元素。 上述两种样品的测量结果都能够表明, 经过脉冲甄别和判峰处理后的谱图有效的剔除了伪峰。

随着高性能半导体X荧光探测器技术的快速发展, 使得样品成分的精细X荧光能谱分析成为可能。 然而, 在高计数率背景下, 采用数字慢三角成形处理算法的高性能硅漂移探测器X荧光能谱全能峰受到伪峰严重干扰。 本文提出的采用信号甄别和判峰处理的方法有效的解决这一技术难题。 系统研究过程中, 探测器输入信号跳变时刻对数字成形算法有较大的影响。 通过MATLAB程序模拟完整的负指数信号和在下降沿不同时刻跳变为零的负指数信号分别作为输入信号进行三角成形对比, 较好的确定了成形算法和跳变时刻的时间关系。 以此时间关系为基础, X荧光能谱分析中运用信号甄别, 抛弃不满足时间关系的脉冲信号, 能够剔除掉能谱全能峰前面的伪峰。 实际测试中, 以⁵⁵Fe标准源和岩石样品为测量对象, 经过信号甄别和判峰处理, 系统能够有效地剔除谱线中伪峰, 使得原先被伪峰淹没的弱峰信号显现出来, 有利于对复杂样品中痕量元素的分析, 也对样品谱线进行精细分析具有重要意义。